INFORMATION PROCESSOR

Publication number: JP2000347942 (A)

Publication date:

2000-12-15

園US6622184 (B1)

Also published as:

Inventor(s):

TANABE TETSUYA; ASAI EIICHI TOKYO SHIBAURA ELECTRIC CO

Applicant(s): Classification:

- international:

G06F11/22; G06F11/36; G06F12/14; G06F15/78; G06F21/00; G06F21/02; G06F21/24; G06F11/22; G06F11/36; G06F12/14; G06F15/76; G06F21/00; (IPC1-7): G06F12/14; G06F11/22;

G06F15/78

- European:


G06F11/36D3; G06F11/36D6C; G06F12/14C1A;

G06F21/00N1C3; G06F21/00N1D1; G06F21/00N9T

Application number: JP19990158256 19990604 Priority number(s): JP19990158256 19990604

Abstract of JP 2000347942 (A)

PROBLEM TO BE SOLVED: To protect information stored in a ROM from an illegal access caused by a debug tool provided externally. SOLUTION: An onchip debug circuit 2 mounted in the information processor is made invalid by power-on reset, and an on-chip debug ICE(in-circuit emulator) is prohibited from accessing an incorporated ROM. The invalidation of the circuit 2 is released by setting an I/O register released to a user by a user program.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-347942 (P2000-347942A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl. ⁷		觀別記号	ΡI		ž	7]}*(参考)
G06F	12/14	3 1 0	G06F 12/	/14	310E	5B017
	11/22	3 4 0	11/	/22	340A	5B048
	15/78	5 1 0	15/	/78	510C	5B062

審査請求 未請求 請求項の数5 OL (全 8 頁)


(21)出願番号	特願平11-158256	(71)出願人 000003078
(22)出願日	平成11年6月4日(1999.6.4)	株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 田部 徹也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン
		ター内 (72)発明者 浅井 栄一 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内
		(74)代理人 100083806 弁理士 三好 秀和 (外7名) 最終頁に続く

(54) 【発明の名称】 情報処理装置

(57)【要約】

【課題】 この発明は、ROMに記憶された情報を、外部に設けられたデバッグツールによる不正アクセスから 保護することを課題とする。

【解決手段】 この発明は、情報処理装置内に実装されているオンチップデバッグ回路2をパワーオンリセットにより無効化し、オンチップデバッグICEによる内蔵ROMのアクセスを禁止し、オンチップデバッグ回路の無効化は、ユーザプログラムによりユーザに開放されたI/Oレジスタの設定により解除されるように構成される。



【特許請求の範囲】

#

【請求項1】 ユーザにより個別に設定可能なユーザプログラムからなるセキュリティ解除プログラムを記憶情報に含み、外部に設けられたエミュレータによる不正アクセスから保護する情報を記憶するメモリと、

前記エミュレータに接続されて、前記エミュレータと情報処理装置との間でデバッグに必要な信号の入出力制御を行い、前記情報処理装置のデバッグをサポートするオンチップデバッグ回路と、

電源投入時に前記情報処理装置をリセットするパワーオ 10 ンリセット信号を受けて、前記オンチップデバッグ回路 の機能を無効化してセキュリティを設定し、前記エミュ レータによる前記メモリの記憶情報の読み出しを禁止 し、セキュリティ指定ビットと、このセキュリティ指定 ビットのリセットをイネーブルとするイネーブルコード とを受けて、前記オンチップデバッグ回路の機能を有効 化してセキュリティを解除し、前記エミュレータによる 前記メモリの記憶情報の読み出しを可能にするセキュリ ティ回路とを有することを特徴とする情報処理装置。

【請求項2】 前記セキュリティー指定ビットは、電源 20 投入時にセットされて前記オンチップデバッグ回路の機能が無効化されセキュリティが設定されている状態、又は前記ROMに記憶されたセキュリティ解除プログラムによりリセットされて前記オンチップデバッグ回路の機能が有効化されセキュリティが解除されている状態を有することを特徴とする請求項1記載の情報処理装置。

【請求項3】 前記セキュリティ回路は、前記オンチップデバッグ回路を無効化する際に、一部機能を有効化してなることを特徴とする請求項1記載の情報処理装置。

【請求項4】 外部に設けられたエミュレータによる不 30 正アクセスから記憶情報を保護するメモリと、

前記エミュレータに接続されて、前記エミュレータと情報処理装置との間でデバッグに必要な信号の入出力を行い、前記情報処理装置のデバッグをサポートするオンチップデバッグ回路と、

電源投入時に前記情報処理装置をリセットするパワーオンリセット信号を受けて、前記オンチップデバッグ回路の機能を無効化し、前記エミュレータによる前記メモリの記憶情報の読み出しを禁止し、予め登録されたコードと外部から与えられたパスワードとを照合して両者が一 40致した場合には、前記オンチップデバッグ回路の機能を有効化し、前記エミュレータによる前記メモリの記憶情報の読み出しを可能にするセキュリティ回路とを有することを特徴とする情報処理装置。

【請求項5】 外部に設けられたエミュレータによる不 正アクセスから記憶情報を保護するメモリと、

前記エミュレータに接続されて、前記エミュレータと情報処理装置との間でデバッグに必要な信号の入出力を行い、前記情報処理装置のデバッグをサポートするオンチップデバッグ回路と、

前記エミュレータから暗号化されて前記情報処理装置に 与えられるデバッグに必要な信号を復号化し、前記情報 処理装置のデバッグ結果を暗号化して前記エミュレータ に出力する暗号化回路とを有することを特徴とする情報 処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、外部に設けられた オンチップデバッグICEに接続されてデバッグをサポートするオンチップデバッグ回路を備え、オンチップデバッグ目CEによるデバッグ時に内蔵ROMのデータを 不正アクセスから保護する情報処理装置に関する。

[0002]

【従来の技術】従来、図3に示すように、オンチップデバッグ回路100を備えたマイコン101等の情報処理装置においては、外部にオンチップデバッグICE(インサーキットエミュレータ)102を接続することにより、オンチップデバッグICE102を用いてブレーク、トレース、モニタなどのエミュレータ機能が使用できるようになる。これにより、マイコン101内の機能の参照やプログラムの実行軌跡を解析でき、プログラムの開発、デバッグや故障解析が可能となる。

【0003】しかし、このオンチップデバッグICE102を使用することにより、例えばマイコン101の内蔵ROM103に記憶されていた情報がマイコン101の外部に容易に読み出すことが可能となっていた。これにより、特定のユーザ以外の不特定のユーザであってもマイコン101内のプログラムの参照や解析が可能になっていた。

[0004]

【発明が解決しようとする課題】以上説明したように、デバッグをサポートするオンチップデバッグ回路を備えた従来の情報処理装置にあっては、外部に用意されたオンチップデバッグICEをオンチップデバッグ回路に接続することにより、誰でも情報処理装置内の情報を容易に外部に取り出すことが可能となっていた。このため、装置内のROMに記憶されたプログラム等の情報を不正アクセスから保護することが困難になるといった不具合を招いていた。

【0005】そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、ROMに記憶された情報を、外部に設けられたデバッグツールによる不正アクセスから保護することができる情報処理装置を提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するために、課題を解決する第1の手段は、ユーザにより個別に設定可能なユーザプログラムからなるセキュリティ解除プログラムを記憶情報に含み、外部に設けられたエミュレータによる不正アクセスから保護する情報を記憶する

` بہ

メモリと、前記エミュレータに接続されて、前記エミュ レータと情報処理装置との間でデバッグに必要な信号の 入出力制御を行い、前記情報処理装置のデバッグをサポ ートするオンチップデバッグ回路と、電源投入時に前記 情報処理装置をリセットするパワーオンリセット信号を 受けて、前記オンチップデバッグ回路の機能を無効化し てセキュリティを設定し、前記エミュレータによる前記 メモリの記憶情報の読み出しを禁止し、セキュリティ指 定ビットと、このセキュリティ指定ビットのリセットを イネーブルとするイネーブルコードとを受けて、前記オ 10 2、セキュリティ回路3、制御回路4を備えて構成され ンチップデバッグ回路の機能を有効化してセキュリティ を解除し、前記エミュレータによる前記メモリの記憶情 報の読み出しを可能にするセキュリティ回路とを有する ことを特徴とする。

【0007】第2の手段は、前記第1の手段において、 前記セキュリティー指定ビットは、電源投入時にセット されて前記オンチップデバッグ回路の機能が無効化され セキュリティが設定されている状態、又は前記ROMに 記憶されたセキュリティ解除プログラムによりリセット されて前記オンチップデバッグ回路の機能が有効化され 20 セキュリティが解除されている状態を有することを特徴 とする。

【0008】第3の手段は、前記第1の手段において、 前記セキュリティ回路は、前記オンチップデバッグ回路 を無効化する際に、一部機能を有効化してなることを特 徴とする。

【0009】第4の手段は、外部に設けられたエミュレ ータによる不正アクセスから記憶情報を保護するメモリ と、前記エミュレータに接続されて、前記エミュレータ と情報処理装置との間でデバッグに必要な信号の入出力 30 を行い、前記情報処理装置のデバッグをサポートするオ ンチップデバッグ回路と、電源投入時に前記情報処理装 置をリセットするパワーオンリセット信号を受けて、前 記オンチップデバッグ回路の機能を無効化し、前記エミ ュレータによる前記メモリの記憶情報の読み出しを禁止 し、予め登録されたコードと外部から与えられたパスワ ードとを照合して両者が一致した場合には、前記オンチ ップデバッグ回路の機能を有効化し、前記エミュレータ による前記メモリの記憶情報の読み出しを可能にするセ キュリティ回路とを有することを特徴とする。

【0010】第5の手段は、外部に設けられたエミュレ ータによる不正アクセスから記憶情報を保護するメモリ と、前記エミュレータに接続されて、前記エミュレータ と情報処理装置との間でデバッグに必要な信号の入出力 を行い、前記情報処理装置のデバッグをサポートするオ ンチップデバッグ回路と、前記エミュレータから暗号化 されて前記情報処理装置に与えられるデバッグに必要な 信号を復号化し、前記情報処理装置のデバッグ結果を暗 号化して前記エミュレータに出力する暗号化回路とを有 することを特徴とする。

[0011]

【発明の実施の形態】以下、図面を用いて本発明の実施 形態を説明する。

【0012】図1はこの発明の一実施形態に係る情報処 理装置の要部構成を示す図であり、図2はデバッグの手 順を示すフローチャートである。

【0013】図1において、この実施形態の情報処理装 置のマイコンは、CPU1、図示しないROMや周辺回 路に加えて、前述したと同様のオンチップデバッグ回路 ている。

【0014】セキュリティ回路3は、電源投入時にマイ コンをリセットするパワーオンリセット信号とセキュリ ティ指定ビットを入力とする論理和(OR)ゲート5 と、セキュリティ指定ビットの反転とセキュリティ指定 ビットのリセットをイネープルとするイネーブルコード を入力とする論理積(AND)ゲート6と、ORゲート 5の出力をセット(S)入力としANDゲート6の出力 をリセット(R)入力とし出力(Q)をセキュリティ信 号として制御回路4に与えるレジスタ (RSフリップフ ロップ) 7を備え、パワーオンリセット信号を受けてオ ンチップデバッグ回路2の機能を無効化してセキュリテ ィを設定し、エミュレータによるメモリの記憶情報の読 み出し、特にオンチップデパッグICE(インサーキッ トエミュレータ)によるROMの記憶情報の読み出しを 禁止し、リセットされたセキュリティ指定ビットかつイ ネーブルコードを受けて、オンチップデバッグ回路2の 機能を有効化してセキュリティを解除し、オンチップデ バッグICEによるROMの記憶情報の読み出しを可能 にする。

【0015】制御回路4は、セキュリティ回路3から与 えられるセキュリティ信号の反転と、オンチップデバッ グICEから与えられてマイコンをデバッグするのに必 要となる信号のデバッグ制御信号を入力するANDゲー ト8と、セキュリティ信号とオンチップデバッグ回路2 から与えられるデバッグ結果を入力としデバッグ情報出 力をオンチップデバッグICEに出力するORゲート9 を備え、セキュリティ信号がセキュリティ回路3から与 えられてセキュリティが設定されている場合には、デバ 40 ッグ制御信号の入力ならびにデバッグ情報の出力を禁止 する。

【0016】次に、この実施形態では、以下のような方 式でマイコン内のオンチップデバッグ回路2の動作を制 御する。

【0017】セキュリティ用のセキュリティ指定ビット を I / O レジスタに設ける。このセキュリティ指定ビッ トは、パワーオン時に"1" (セキュリティ有効) にセ ットされ、オンチップデバッグ回路2は、パワーオンリ セットによってオンチップデバッグ回路2の機能が無効 50 となるように初期化される。外部に接続されるオンチッ プデバッグICEからのデバッグ用リセット信号、デバ ッグ用割込み信号、デバッグ用制御プログラム入力のデ バッグに必要となる信号は無効となる。オンチップデバ ッグ回路2からオンチップデバッグICEへ出力される デバッグ情報信号やオンチップデバッグICEとの同期 クロックなども固定信号レベルとなり禁止される。

【0018】セキュリティの解除は、ユーザによって作 成されてROMに格納されたユーザプログラムのセキュ リティ解除プログラムにより行われ、セキュリティ指定 タのセキュリティクリアレジスタにイネーブルコードを **書き込む。このように、セキュリティの解除は、二重設** 定により暴走による誤解除を防ぐことができる。

【0019】セキュリティの設定 (ON) /解除 (OF F) のステータスは、以下に示すようにして検知され る。セキュリティON(セキュリティ有効)の状態検知 は、セキュリティ指定ビットを読み出すと、"1"が読 み出される。また、オンチップデバッグ回路2からオン チップデバッグICEへ出力されるデバッグ情報出力が すべて固定信号レベルとなっている。セキュリティOF F(セキュリティ解除)の状態検知は、セキュリティ指 定ビットを読み出すと、"0"が読み出される。また、 オンチップデバッグ回路2からオンチップデバッグIC Eへデバッグ情報出力と、オンチップデバッグICEと の同期クロックが出力される。

【0020】オンチップデバッグICEへの制限事項と して、セキュリティ機能が解除されるまで、オンチップ デバッグICEは使用できない。マイコン内のオンチッ プデバッグ回路2はオンチップデバッグICEからのデ バッグ用リセットやブレーク要求に無反応であり、オン 30 チップデバッグICEに対するデバッグ情報出力も常に 固定レベルとなる。この制限は、パワーオン時のみ起こ り、セキュリティ解除後は、ユーザリセットやオンチッ プデバッグICEからのリセットによって再びセキュリ ティON(有効)になることはない。

【0021】次に、想定されるユーザの使用例を図2の フローチャートを参照して説明する。

【0022】プログラム開発やメンテナンスのためにオ ンチップデバッグICEを使用するユーザー(正規ユー ザー) の場合に、オンチップデバッグ I C E をマイコン 40 に接続し、ターゲットシステムのマイコンとオンチップ デバッグICEを立ち上げた時、オンチップデバッグI CEはデバッグ用リセットをマイコンに要求するが(図 2 (ステップS1))、オンチップデバッグ回路2はパ ワーオンリセットにより禁止されているため、このリセ ットは受け付けられない(図2(ステップS2))。ま た、デバッグ情報出力が固定レベルとなっていることか らエラーメッセージをオンチップデバッグ I CEは出力 する。もしくは、マイコンからの反応がないため、オン チップデバッグICEも無反応状態となる。

【0023】次に、ターゲットシステムとターゲットプ ログラムによりセキュリティが解除されオンチップデバ ッグが許可される場合に、ユーザがそれぞれ独自に作成 したターゲットプログラム中のセキュリティ判定ルーチ ンにより、セキュリティ解除許可と判断された場合には (図2(ステップS3, S4))、マイコンのセキュリ ティ【/Oレジスタへの費き込みルーチンの実行が同じ くユーザプログラムにより行われ、オンチップデバッグ 回路2は許可状態になる。この判定ルーチンでは、ター ビットに"O"を書き込むとともにユーザ I / O レジス 10 ゲットシステムのスイッチの状態など、外部からの信号 も使用される場合がある。オンチップデバッグ回路2の 許可により、デバッグ情報やオンチップデバッグICE との同期クロックが出力される(図2(ステップS 5))。

> 【0024】マイコンは、オンチップデバッグICEか らのリセットによりデバッグ用リセットが発生する。こ れにより、オンチップデバッグICEの動作も可能とな り、この後はオンチップデバッグICEが立ち上がり、 モニタプログラムが動作し、ユーザプログラムの実行が 要求される(図2(ステップS6, S7))。この後、 リセットが発生してもセキュリティはオフでオンチップ デバッグは許可のままとなる。パワーオフとなるまでオ ンチップデバッグICEが使用可能となる。

【0025】一方、オンチップデバッグICEを使用し て、内蔵ROMの内容を不正にアクセスしようとするユ ーザー(不正規ユーザー)の場合には、オンチップデバ ッグICEを接続し、ターゲットとオンチップデバッグ ICEを立ち上げる。この時、オンチップデバッグIC Eはデバッグ用リセットをマイコンに要求するが(図2 (ステップS1))、オンチップデバッグ回路2はパワ ーオンリセットにより禁止されているため、このリセッ トは受け付けられない。また、デバッグ情報出力が固定 レベルとなっていることからエラーメッセージをオンチ ップデバッグICEは出力する。もしくはマイコンから のレスポンスがないため、オンチップデバッグICEも 無反応状態となる。

【0026】次に、セキュリティがON(有効)のまま ターゲットプログラムを実行する。しかし、不正規ユー ザーはセキュリティ解除の方法がわからないため、正規 ユーザーが独自に作成したターゲットプログラム中のセ キュリティ判定ルーチンにより、セキュリティ許可とは ならない。したがって、ユーザープログラムは実行可能 であるが、オンチップデバッグICEはエラー出力、も しくは無反応状態が続く。

【0027】このように、上記実施形態にあっては、マ イコン内のROMに書かれたプログラム情報が不正にア クセスしようとするユーザに開示されず守秘が保たれ る。また、セキュリティ解除プログラムをユーザーが自 由に書けるため、セキュリティ解除の方法が無限とな 50 り、守秘性が高い。さらに、セキュリティ制御にパワー オンリセットを利用することにより、一度セキュリティが解除された後は、マイコンの電源を落とすまで、制限無くオンチップデバッグICEを使用できる。

【0028】次に、この発明の他の実施形態について説明する。

【0029】この実施形態の特徴とするところは、上記 実施形態のセキュリティ解除判定ルーチンにおいて、予 めマイコン内に設定したコードと、外部入力やオンチッ プデバッグICEからの入力を比較して判定するパスワ ード方式としてセキュリティの解除プログラムを作成せ 10 ず、図1に示すセキュリティ回路3に代えて、パワーオ ンリセット信号によりオンチップデバッグ回路2の機能 を無効化し、オンチップデバッグICEによるROMの 記憶情報の読み出しを禁止し、予め登録されたコードと 外部から与えられたパスワードを照合して両者が一致し た場合には、オンチップデバッグ回路2の機能を有効化 し、オンチップデバッグICEによるROMの記憶情報 の読み出しを可能にする、パスワード判定回路を含むセ キュリティ解除回路を組み込む構成を採用したことにあ る。このような実施形態にあっても、上記実施形態と同 20 様な効果を得ることができる。

【0030】次に、この発明の他の実施形態について説明する。

【0031】この実施形態の特徴とするところは、前述した図1に示す実施形態でのセキュリティ有効時に、オンチップデバッグ機能のすべてを禁止するのではなく、一部のデバッグ機能を許可する、例えばユーザアプリケーションにおいて使用するデバッグ機能があれば、その部分のみ常時許可するようにしたことにある。

【0032】一方、オンチップデバッグICEから暗号 30 化されて情報処理装置に与えられるデバッグに必要な信号を復号化し、情報処理装置のデバッグ結果を暗号化してオンチップデバッグICEに出力する暗号化回路を設け、セキュリティ有効時に、デバッグ情報を暗号化してオンチップデバッグICEへ出力し、オンチップデバッ*

* グICE側でその暗号の解読を制御し、正規ユーザーの み暗号を解読してデバッグできるようにしてもよい。こ のような実施形態にあっても、上記実施形態と同様な効 果を得ることができる。

[0033]

【発明の効果】以上説明したように、この発明によれば、パワーオンリセットにより情報処理装置内に実装されているオンチップデバッグ回路を無効化しセキュリティを設定し、オンチップデバッグICEによる内蔵ROMのアクセスを禁止し、ユーザプログラムにより設定制御されるセキュリティ指定ビットに基づいてセキュリティが解除されるようにしたので、ROMに記憶されたディッグツールによる不正アクセスから保護することが可能となる。また、セキュリティの解除方法が無限となり、守秘性が高くなる。さらに、セキュリティの制御にパワーオンリセットを利用することにより、一度セキュリティが解除された後は、電源がオフされるまでオンチップデバッグICEを制限なく使用することができる。

【図面の簡単な説明】

【図1】この発明の一実施形態に係る情報処理装置の要 部構成を示す図である。


【図2】図1に示す実施形態の動作手順を示すフローチャートである。


【図3】ターゲットシステムをデバッグする従来のシステムを示す図である。

【符号の説明】

- 1 CPU
- 2 オンチップデバッグ回路
- 3 セキュリティ回路
- 4 制御回路
- 5, 6, 8, 9 論理ゲート
- 7 レジスタ


[図3]





And the second second

[図2]



フロントページの続き

F ターム(参考) 5B017 AA01 BA05 BA07 BB03 BB05 CA12 CA16 5B048 AA19 BB02 CC05

3B046 AA19 BB02 CC03

5B062 AA07 DD10 GG05 HH09 JJ08

.

. . . .

..

with the second

with the transfer of the second secon

Arrivers Links